Renesas представи собствено 32-битово RISC-V ядро
Renesas Electronics разгласи лично 32-битово процесорно ядро, основано на архитектурата с отворен код RISC-V (ISA) със лични указания. Решението ще добави съществуващата фамилия 32-битови микроконтролери (MCU) на Renesas, в това число патентованите артикули RX и RA въз основата на архитектурата Arm Cortex-M.
RISC-V ядрото на Renesas е предопределено за основаване на чипове с общо предопределение. Очаква се този вид процесори да намерят приложение в устройствата за интернет на нещата, потребителската електроника, здравното съоръжение, промишлените системи и така нататък
Новото ядро може да служи като главен контролер за приложения или като спомагателен второстепенен модул в едночиповите системи (SoC). Освен това ядрото е уместно за вградени в чипа най-разнообразни подсистеми и характерни за съответното приложение артикули (ASSP). Производителността е оценена на 3,27 CoreMark/MHz, което съгласно Renesas превъзхожда съвсем всички други сходни решения на пазара.
Ядрото на компанията Renesas осъществя някои разширения на RISC-V ISA: това са M (умножение/деление на цели числа), A (атомни интервенции с паметта), C (компресиран формат на инструкциите; подмножество на RV32I) и B (инструкциите за работа с битове). Renesas възнамерява да показа първия си MCU, основан на RISC-V, и обвързваните с него принадлежности за разработка през първото тримесечие на 2024 година Техническите детайлности за продукта ще бъдат оповестени по същото време.
