... подравняване на следващата пластина, докато се експонира предишната. Според ръководството на ASML, скенерът Twinscan XT:260 е само първият модел от цяло семейство специализирано литографско оборудване.
Литографски Скенер - Новини
Примерът с китайската полупроводникова индустрия показва колко е важно да
...... овладяване на 28 nm технология до 2027 година и 14 nm технология до 2030 година. Засега местните производители на оригинално оборудване изостават от целевия график.
В началото на март Samsung достави първата производствена инсталация за
...... 30 000 силициеви пластини на тримесечие. Тези машини са предназначени още в края на тази година да започнат масово производство на чипове, използващи технологията 18А.
Първият High NA EUV литографски скенер беше доставен на Intel от
...... експериментира с такова оборудване. Изброените по-горе производители на памет очакват да започнат да използват EUV литографи с висока числова апертура от 2025 до 2026 година.
На конференцията Imec ITF World 2024 ASML съобщи че е
...... т.е. минималното разстояние между металните елементи на чипа – то варира от 16 nm при A3 възли до 10 nm при A2 възли или по-малки.
Наскоро холандската компания ASML извърши тестово отпечатване върху силициева подложка
...... цeнa oбaчe щe зaвиcи oт дeйcтвитeлнaтa ĸoнфигypaция нa ycтpoйcтвoтo. Глaвният изпълнитeлeн диpeĸтop нa Іntеl Πaт Гeлcингep нacĸopo зaяви, чe мaшинaтa cтpyвa „oĸoлo 400 млн. дoлapa“.
В контекста на неотдавнашните постижения в отношенията между Intel и
...... инсталиран от един от клиентите на компанията. Chipmakers have a need for speed! The first TWINSCAN NXE:3800E is now being installed in a chip fab.
Китайската компания Shanghai Micro Electronics Equipment Group SMEE обяви първия
...... САЩ включи SMEE в списъка на организациите, подлежащи на контрол, в опит да попречи на Китай да развива полупроводниковата си индустрия със собствени инженерни решения.
Китайският разработчик на оборудване за производство на чипове Shanghai Micro
...... на процеси, по-малки от 14/16 nm, 3D NAND чипове с повече от 127 активни слоя и DRAM чипове с половин стъпка, по-малка от 18 nm.









