Наситената програма за конференцията ISSCC 2026, която ще се проведе

Наситената стратегия за конференцията ISSCC 2026, която ще се организира през февруари идната година, включва доста забавни тематики. Сред тях е „ по какъв начин да се осъществят 5000-ватови графични процесори “. Идеята идва не от някой различен, а от бележит откривател на Intel с над 25 години опит в компанията, съгласно Computer Base.

Каладхар Радхакришнан (Kaladhar Radhakrishnan) има дълга и дейна кариера в региона на технологиите за зареждане на микросхеми и съставни елементи. Многобройни изявления с неговите писания са налични онлайн. На конференцията ISSCC през февруари 2026 година той ще показа един от най-новите си планове, който е изцяло в сходство с актуалните трендове: интегрирани решения за контролиране на напрежението за 5 kW графични процесори. Презентацията ще се организира на 19 февруари като част от панелна полемика, озаглавена „ Осъществяване на бъдещето на изкуствения разсъдък, високопроизводителните калкулации (HPC) и чиплетната архитектура: от кристали до корпуси и стелажи “.

Ключовата концепция зад предлагането — потребление в графичните процесори на интегрирани регулатори на напрежението (IVR). Самата IVR технология не е нова за промишлеността. Въпреки това, потреблението ѝ в графичните процесори за обезпечаване на доста по-висока мощ е към момента относително ново. Следващото потомство огромни графични процесори в ИИ-ускорителите ще употребяват сред 2300 и евентуално 2700 вата. Говори се, че Vera Rubin Ultra на Nvidia и неговият правоприемник, Feynman Ultra, ще употребяват над 4000 вата. Следователно, задачата на Intel от 5 kW за GPU не е нереалистична цифра за бъдещето. Предполага се, че потреблението на IVR в графичните процесори ще изисква внедряването на технологията за пакетиране на чипове Foveros-B. Не се чака тази технология да бъде налична до 2027 година Компанията има намерение да притегли външни клиенти посредством своето контрактно произвеждане Foundry.

Както оповестява Computer Base, TSMC също работи по този въпрос със своите сътрудници. GUC, член на екосистемата на TSMC, неотдавна разгласи, че е подала IVR за премахване на неточности като част от CoWoS-L. Последното съставлява най-модерното решение на TSMC за корпусиране на огромни интерпозери. Очаква се CoWoS-L да бъде разполагаем през 2027 година и ще размени CoWoS-S, който сега се употребява за пакетиране на множеството чипове от компании като Nvidia, AMD и други.