IBM и Rapidus разбраха как да направят 2nm чипове производителни и енергийно ефективни
IBM и Rapidus приготвиха отчет за конференцията IEDM 2024, в който регистрираха напредъка в всеобщото произвеждане на 2nm чипове. Партньорите са създали способ за произвеждане както на високопроизводителни, по този начин и на нискоенергийни модификации на 2nm чипове. И двата механически процеса са изцяло контролируеми и ще бъдат приложени на процедура в Япония в завода Rapidus до края на десетилетието.
Преди повече от 10 години IBM стартира дружно със Samsung да създава gate-all-around (GAA) транзистори, основани на стек от транзисторни канали, направени от наностраници. Тогава пътищата им се разделиха. Samsung стартира независимо да развива концепцията за GAA транзистори, а IBM преди две години взе за сътрудник японската Rapidus, която беше основана като японски отговор на TSMC. Партньорите имаха за цел Rapidus да се трансформира в център на световно контрактно произвеждане на полупроводници от 2027 година Това е изцяло допустимо, в случай че ненадейно се случи нещо непоправимо с TSMC и през идващите пет години може да има доста промени в тихоокеанския район.
При прекосяването към производството на 2-nm транзистори всички производители, в това число и IBM и Rapidus, изоставиха FinFET транзисторите. Транзисторните канали бяха върнати от отвесно състояние в хоризонтално и бяха показани във тип на няколко равнища на нанопроводници или наностраници, ситуирани едно над друго в границите на един транзистор. Каналите се оказаха наноструктури, напълно заобиколени от затвори. Това направи допустимо поддържането на работните токове, макар че самите транзистори станаха още по-малки.
Компаниите бяха изправени пред предизвикването да създават всеобщо дребни транзистори, тъй че обособените съставни елементи да не бъдат нечисти с предопределените за други материали. IBM и Rapidus значително са преодолели този проблем и показват способността да създават GAA транзистори с няколко прагови напрежения в каналите: с високи за маломощната електроника и ниско за високопроизводителната електроника.
На конференцията IEDM 2024, IBM и Rapidus показаха технологията за селективно понижаване на пластовете – пространството сред n-тип и p-тип полупроводникови канали. В взаимозависимост от дебелината на това пространство, праговото напрежение ще варира от по-високо до по-ниско. Дебелината се задава на стадия на производството на транзистора и дефинира дали чипът ще бъде продуктивен или енергийно ефикасен. Партньорите показаха два разновидността на процеса: SLR1 и SLR2. Технологията SLR1 обезпечава високо прагово напрежение, а SLR2 — ниско.
Също по този начин IBM и Rapidus са съумели доста да понижат замърсяването с йони на изолационния субстрат под транзисторите по време на плазмената обработка на чиповете и при индустриалния развой — ецването.
Кадзуюки Томида (Kazuyuki Tomida), който е общоприет управител на Rapidus US, също означи: „ Технологията Multi-Vt [многопрагово напрежение] е сериозен съставен елемент в нашата архитектура на наностраници. Съвместното издание с IBM Research на този проучвателен документ на конференцията IEDM съставлява значим крайъгълен камък за Rapidus. Това достижение ускорява нашата убеденост в реализирането на задачата ни — произвеждане на нашето усъвършенствано оборудване за полупроводници IIM, което се намира в Хокайдо. “
