Досегашният рекордьор при 3D NAND паметите – 238-слоен чип на

Досегашният рекордьор при 3D NAND паметите – 238-слоен чип на SK Hynix
(снимка: SK Hynix)

Южнокорейският производител на памети SK Hynix разгласи, че е основал първия в света 3D NAND чип с повече от 300 пласта. Това оповестиха представители на компанията по време на  конференцията ISSCC 2023.

Разработката е дело на 35-ма инженери, което още един път акцентира сложността на софтуерния развой за произвеждане на многослойна флаш памет. Екипът освен е нараснал плътността на записа, само че доста е повишил и пропускателната дарба на чиповете: от 164 MB/s до 194 MB/s.

Инженерите на SK Hynix са работили в две съществени и най-важни области: увеличение на плътността на запис (намаляване на разноските за запазване на всеки обичай данни) и увеличение на продуктивността.
още по темата
С появяването на „ многоетажния ” 3D NAND, увеличението на плътността стана много по-лесно като идея, само че мъчно за осъществяване – изисква се увеличение на броя на пластовете при в същото време понижаване на стъпката сред пластовете. Но това води до увеличение на съпротивлението на линията wordline (WL), свързваща клетките в реда на матрицата. Този напредък би трябвало да бъде обезщетен по един или различен метод, в противоположен случай скоростта и енергийната успеваемост ще се влошат.

Представеният от SK Hynix първообраз на NAND чип памет с повече от 300 пласта се състои от трибитови кафези (TLC, кафези на три нива) и има потенциал от 1 терабит (Tbit). Поради увеличението на броя на пластовете, плътността на клетките e повишена от 11,55 Gb/mm2 (при 238-слойна памет) до повече от 20 Gb/mm2.

Цялостната продуктивност на паметта e нараснала по пет обособени метода, нормално ориентирани към ускорение на процесите на запис, заличаване и четене. За да създадат това, проектантите са трансформирали последователностите и тайминга на командите.

По-специално, осъществен е способ на тройна инспекция на програмирането (TPGM) вместо предходната двойна инспекция (DPGM). Новият способ разделя клетките на четири групи вместо на три. TPGM технологията понижава параметъра tPROG и времето за програмиране на клетката с към 10%.

Освен това параметърът tPROG е понижен и от новата технология за адаптивно авансово зареждане на неизбран ред (AUSP). Това форсира работата на клетките с към 2%. Допълнително ускоряване се получава и посредством понижаване на капацитивното натоварване на WL линията, с помощта на метода на програмируемия мним ред (PDS).

Методът All Pass Rise (APR) пък води до понижаване на времето за четене (tR), което се показва в понижаване на времето за реакция на WL линията на ново равнище на напрежение и усъвършенства времето за четене с 2%. И най-после, методът PLRR (повторно четене на равнището на равнината) се употребява за възстановяване на качеството на обслужване по време на заличаване на клетките.

Всички тези усъвършенствания, взети дружно, вършат допустимо увеличението на скоростта на 1Tbit 3D NAND TLC от 164 MB/s до 194 MB/s с по едно и също време увеличение на плътността на запис. SK Hynix не разкри графика за стартиране в произвеждане на новата NAND памет. Може да се чака, че такива чипове ще се появят не по-рано от началото на идната година.

Междувременно, през актуалната година ще се създават 3D NAND чипове с над 230 пласта, технологията за които към този момент е усвоена в една или друга степен от всички съществени играчи на пазара за NAND памети.