TSMC разкри как ще подобри 2nm технологичен процес N2 – оптимизация на захранването на N2P и повишаване на скоростите в N2X
TSMC разкри проектите си за възстановяване на 2nm технология N2, която би трябвало да стартира всеобщо произвеждане през 2025 година Година по-късно ще бъде внедрен усъвършенстваният за захранващата шина софтуерен развой N2P, а известно време по-късно компанията ще пусне и софтуерния развой N2X за решенията с по-висока продуктивност. Развитието на 2nm софтуерен развой на TSMC ще бъде бързо, което може да се дължи на опасенията на TSMC да не изостане от Intel и Samsung.
Тайванският производител на чипове публично показа софтуерния развой с 2 nm стандарти предишното лято. Производството на полупроводници с тези софтуерни стандарти ще стартира през 2025 година Основната специфичност на софтуерния развой N2 ще бъде преходът от FinFET към транзистори с кръгообразен затвор (GAAFET). Това ще понижи утечките на токовете, ще разреши гъвкаво контролиране на продуктивността и ще усъвършенства потреблението. Друга значима специфичност на софтуерния развой N2 беше преносът на захранващите линии на чипа от другата страна на кристала, което би означавало обособяване на шината за данни и ръководството на зареждането.
Както към този момент стана ясно, преносът на захранващата линия се чака и в процеса на внедряване на софтуерния стандарт N2P, което ще се случи през 2026 година Според предходни изказвания на компанията, първата реализация на концепцията може да се чака през 2025 година Разпределянето на интерфейсите за зареждане и данните от разнообразни страни на кристала взема решение доста проблеми. Така, захранващите линии към транзисторите ще станат по-къси, което ще понижи съпротивлението им. Разстоянието сред проводниците ще понижи площта на кристалите, чийто лъвски дял е изяден от предавателни линии и междуслойни контакти. И най-после, макар че това не е всичко, взаимните разстройства ще намалеят, което ще повлияе позитивно върху стабилността на сигналните характерности на чиповете.
Намаляването на площта на кристала, заета от контактите и разводките, ще докара до доста увеличение на плътността на транзистора. TSMC по-рано съобщи, че преходът от 3nm софтуерен развой към 2nm ще усили плътността на транзисторите с 10%. Към днешна дата, прогнозата е усъвършенствана до 15% и при положение на внедряване на софтуерния развой N2P, плътността може да се усили с двузначна големина, което компанията към момента не е прецизирала. Законът на Мур ще въздъхне още веднъж, преди да почине.
Компанията не разкрива нищо към софтуерния развой N2X, който ще бъде внедрен през 2026 година или по-късно. Можем да предположим, че това няма да е доста публикувано предложение, до момента в който N2P дава обещание да бъде работният кон на компанията в стадия на 2nm произвеждане на чипове.
Компанията също разгласи напредъка си в подготовката на главния 2-nm софтуерен развой. Производителността на транзисторите GAAFET в състава на пробен силиций доближава до 80% от целевите стойности. И това е две години преди началото на осъществяването, което е доста, доста добре. В същото време, равнището на брака при производството на 2-nm SRAM кафези с размер 256 MВ ще намалее до 50% или по-малко.
Като цяло, 2nm софтуерен развой ще разреши на TSMC да усъвършенства продуктивността на транзисторите с 10-15% при същата мощ и трудност, или да понижи потреблението на сила с 25-30% за същите тактови честоти и брой транзистори. На хартия TSMC изостава с година-две от Intel и триумфът на едната компания преследва другата. Ако всеки от тях съблюдава обещанията си, тогава чиповете на TSMC с GAAFET транзисторите ще се появят две години по-късно от сходните чипове на Intel (20A), което също се отнася до проектите за транспорт на захранващите линии на противоположната страна на кристала.
