„Последната граница на транзисторната архитектура“: TSMC и Intel разказаха за нанолистовите транзистори
По време на конференцията IEDM 2024 в Сан Франциско TSMC за първи път публично уточни изгодите от прекосяването към 2 nm Gate-All-Around транзистори с наноканали. Тайванският производител на чипове ще стартира да създава чипове по технологията N2 още през идната година. Всъщност нанолистовете са последната транзисторна архитектура в стандартния смисъл на думата и тя ще остане настояща още дълго време.
През 2025 година Samsung и Intel също ще стартират да създават чипове, основани на 2nm развой с канали за наностепенни и кръгли гейтове. Samsung беше първата компания, която стартира да създава сходни структури по 3nm развой през 2022 година За TSMC това ще бъде първият опит и плод на „ повече от четири години труд “, както призна ръководителят на отдела за развиване на компанията.
Съвременните FinFET транзистори съставляват набор от отвесно ситуирани транзисторни канали – ребра или перки. Характеристиките на сходен транзистор зависят от броя на ребрата, които има всяко едно от тях – едно, две или три. Колкото повече са каналите, толкоз по-голяма е площта, заемана от транзистора. Това е изключително настоящо в тази ситуация на масивите от SRAM памет. Всяка клетка на тези памети се състои от шест транзистора и заради това не може да се мащабира добре. Същевременно нито елементарните контролери, нито мощните процесори и ускорители могат да се оправят без SRAM.
Прехвърлянето на транзисторните канали в хоризонтална низина под формата на тънки нанолистове незабавно усъвършенства плътността, защото каналите са ситуирани един върху различен и няма значение какъв брой са те. По този метод пространството, заемано от транзистора, не се усилва. По-конкретно, прекосяването на TSMC от произвеждане на 3nm FinFET транзистори към 2nm наноструктури усилва плътността на транзисторите с 15%, без значение дали се употребяват схеми с висока продуктивност или с ниска консумация на сила. И в двата случая се получава нарастване на продуктивността.
Налага се да се избере сред продуктивност и енергийна успеваемост. Ако се концентрира върху изчислителната скорост, облагата от прекосяването към 2nm наноструктурирани транзистори ще бъде 15%, а в случай че се избере ниска консумация, изгодата ще доближи впечатляващите 30%. Но и това не е цялостната полза от наноструктурираните канали. За FinFET транзисторите няма по какъв начин да се основат транзистори с 1,5 ребра. Но в тази ситуация с наноструктурираните канали е изцяло допустимо да се трансформира тяхната широчина, да не приказваме за броя им, и да се проектират схеми с разнообразни тъкмо избрани параметри.
В TSMC технологията за смяна на ширината на наностепенните канали се назовава Nanoflex. Това ще разреши производството на логичен схеми с тънки нанопокрития в един и същи чип, което ще ограничи потреблението им.
