Чиповете на Intel от следващо поколение ще получат предимство от

Чиповете на Intel от последващо потомство ще получат преимущество от нова скица на зареждане
(снимка: Intel)

Intel създава нова вътрешна мрежа за зареждане (PDN) на чипове – от долната страна на матрицата , или с назад подаване на зареждане. Технологията PowerVia може да се окаже едно от главните преимущества на процесни те технологии 18A и 20A , които компанията скоро ще вкара в производството на полупроводници.

За да притегли вложители, Intel показва PowerVia в тестов чип, който е създаден по четвърто потомство софтуерен развой на компанията (Intel 4), подобаващ на 7 нанометра. Експерименталният чип с назад подаване на зареждането е основан на неназовани енергийно-ефективни E-ядра и е внедрен в процеса Intel 4.

Резултатите от тестванията, които ще бъдат показани в цялостни детайлности на форума за VLSI технологии и схеми през 2023 година, демонстрират, че PowerVia разрешава потребление на повече от 90% от общоприетите кафези в забележителна част от ядрото, като в същото време се реализира нарастване на тактовата периодичност с повече от 5% за сметка на понижаване на рухването на напрежението.

„ Пост-силициевото премахване на неточности беше сполучливо, с леко увеличено, само че въпреки всичко задоволително време за обработка. Освен това термичните свойства на тестовия чип PowerVia подхождат на по-високата компактност на мощността, предстояща от логическото мащабиране ”, споделя Intel, представен от Tom’s Hardware.

PowerVia разрешава потребление на над 90% от общоприетите кафези в огромна част от ядрото
(снимка: Intel)

Технологията PowerVia разделя проводящите линии на вход/изхода и зареждането посредством пренасяне на захранващи шини към задната част на чипа, което оказва помощ за решение на проблеми като високото противодействие в задната част на линията (BEOL). Това усъвършенства продуктивността на транзисторите и понижава потреблението на сила, като също по този начин отстрани евентуалната интерференция сред контактите за данни и зареждане.

В допълнение, разделянето на проводящите линии за PDN и данни способства за понижаване на площта, което може да докара до по-висока компактност на транзисторите в съпоставяне със съществуващите процеси.

Intel възнамерява проява на PowerVia PDN в средата на юни. Компанията ще покаже по какъв начин работи технологията и по какъв начин може да усили честотата посредством понижаване на съпротивлението. Това допуска, че идващото потомство процесни технологии 18A и 20A ще имат най-малко едно потвърдено преимущество пред съперниците, които разчитат на стандартно зареждане.